PIME-E

Bienvenidos al la página web del Proyecto de Innovación y Mejora Educativa titulado

“Desarrollo e implementación de un demostrador de redes neuronales confiables en sistemas empotrados“

Resumen de la innovación

En este proyecto se quiere implementar un demostrador de un sistema tolerante a fallos basado en microcontroladores y que, como aplicación, pueda ejecutar redes neuronales, aplicación clave en la que se basa la Inteligencia Artificial. La idea básica es tener un sistema modular en el que se puedan añadir tantos microcontroladores como se deseen, con mecanismos de tolerancia a fallos con el fin de proteger tanto las comunicaciones entre los diferentes microcontroladores presentes en el demostrador, como los datos almacenados en sus memorias. Habrá disponibles en una biblioteca varios mecanismos de tolerancia a fallos, que se podrán probar para estudiar sus capacidades de detección/corrección de errores, la sobrecarga que introducen, etc.

Además, añadiendo el protocolo de comunicaciones adecuado, el demostrador podrá ser utilizado desde varios puntos vía web, sin tener que desplazarlo físicamente de un laboratorio a otro.

Este proyecto se aborda simultáneamente desde dos asignaturas de diferentes estudios ofertados actualmente por la Universidad Politécnica de Valencia, y es fácilmente exportable a otras asignaturas en las que se trabaje tanto con microcontroladores, como con sistemas confiables.

La memoria completa del proyecto es la siguiente:

Protocolo_PIME-E_2024.v6Download

Informe seguimiento del primer año:

Informe de seguimiento_PIME bienal_Curso 2024-25Download

Publicaciones relacionadas con el proyecto

  • Juan Carlos Ruiz, David de Andrés, Luis José Saiz-Adalid, Joaquín Gracia-Morán, “Towards SW-based Robustness Assessment of HW Accelerators for Quantized CNNs”, 2025 20th European Dependable Computing Conference Companion Proceedings (EDCC-C), pp. 22-25, ISBN: 979-8-3315-3741-8, Lisboa, Portugal, Abril 2025.
  • Joaquín Gracia-Morán, David de Andrés, Luis-J. Saiz-Adalid, Juan Carlos Ruiz, J.-Carlos Baraza-Calvo, Daniel Gil-Tomás, Pedro J. Gil-Vicente, “Initial insights into synthesis overheads caused by C-based Error Correction Codes implementations”, 2025 20th European Dependable Computing Conference Companion Proceedings (EDCC-C), pp. 26-29, ISBN: 979-8-3315-3741-8, Lisboa, Portugal, Abril 2025.
  • Luis-J. Saiz Adalid, Juan-Carlos Ruiz-García, Joaquín Gracia-Morán, David de Andrés, J.-Carlos Baraza-Calvo, Daniel Gil-Tomás, Pedro Gil-Vicente, “Towards a Novel 8-bit Floating-point Format to Increase Robustness in Convolutional Neural Networks”, 2025 20th European Dependable Computing Conference Companion Proceedings (EDCC-C), pp. 34-37, ISBN: 979-8-3315-3741-8, Lisboa, Portugal, Abril 2025.
  • Juan Carlos Ruiz, David de Andrés, Juan Carlos Baraza, Luis José Saiz-Adalid y Joaquín Gracia-Morán, “Hacia la evaluación en software de la robustez de aceleradores hardware para CNN cuantizadas”, Actas de las Jornadas SARTECO 2025, pp. 925-933, ISBN: 978-84-09-74530-2, Sevilla, España, Junio 2025.
  • Joaquín Gracia-Morán, David de Andrés, Luis-J. Saiz-Adalid, Juan Carlos Ruiz, J.-Carlos Baraza-Calvo, Daniel Gil-Tomás, Pedro J. Gil-Vicente, “Implementación en Arduino de una red neuronal cuantizada tolerante a fallos”, Actas de las Jornadas SARTECO 2025, pp. 1041-1049, ISBN: 978-84-09-74530-2, Sevilla, España, Junio 2025.
  • Joaquín Gracia-Morán, David De Andrés, Luis José Saiz-Adalid, Juan Carlos Ruiz García, Juan C. Baraza, Daniel Gil, Pedro Gil Vicente, “Análisis de la confiabilidad de una red neuronal implementada en Arduino con formato BF16”, Actas de las Jornadas SARTECO 2025, pp. 1051-1060, ISBN: 978-84-09-74530-2, Sevilla, España, Junio 2025.
  • J. Gracia-Morán, J.-C. Ruiz, D. de Andrés, L.-J. Saiz-Adalid, J.C. Baraza-Calvo, D. Gil-Tomás, P.J. Gil-Vicente, “Dependability Analysis of Neural Networks Implemented in Arduino”, Proceedings of the Workshop on Innovation on Information and Communication Technologies (ITACA-WIICT 2025), pp. 58-75, Valencia, España, Julio 2025.
  • Gracia-Morán, J., Ruiz, JC., Andrés, D.d., Saiz-Adalid, LJ. (2026). Can C-Based ECC Models Leverage High-Level Synthesis? Evaluating Description Variants for Efficient Circuit Implementations. In: Gallina, B., Törngren, M., Bitsch, F. (eds) Computer Safety, Reliability, and Security. SAFECOMP 2025. Lecture Notes in Computer Science, vol 15954. Springer, Cham. https://doi.org/10.1007/978-3-032-01241-8_10.
  • Juan-Carlos Baraza-Calvo, David de Andrés, Juan Carlos Ruiz García, “CNN Robustness through Quantisation in Edge Devices: An Incomplete Solution”, 21st European Dependable Computing Conference (EDCC 2026), pp. 27-33, IEEE Computer Society Conference Publishing Services, 7-10 April 2026, Canterbury, UK.
  • Joaquín Gracia-Morán, Juan-Carlos Ruiz, David de Andrés, Luis-J. Saiz-Adalid, Juan-Carlos Baraza-Calvo, Daniel Gil-Tomás, “Fault Tolerance in Spiking Neural Networks for Artificial Vision in Aerospace Applications”, 2026 21st European Dependable Computing Conference Companion Proceedings (EDCC-C 2026), pp. 6-7, IEEE Computer Society Conference Publishing Services (CPS), Canterbury, United Kingdom, April 2026.
  • J. Gracia-Morán, “Fallos hardware y su influencia en la confiabilidad de redes neuronales”, objeto de aprendizaje, Disponible en: https://riunet.upv.es/handle/10251/232543, Febrero 2026.
  • Joaquín Gracia-Morán, “Características básicas necesarias de los Sistemas Empotrados para la ejecución de Redes Neuronales”, objeto de aprendizaje, Disponible en: https://riunet.upv.es/handle/10251/234475, Abril 2026.
  • Joaquín Gracia-Morán, J. Carlos Baraza-Calvo, Juan-Carlos Ruiz, David de Andrés, Daniel Gil-Tomás, Luis-J. Saiz-Adalid, “Dependability Analysis of a Spiking Convolutional Neural Network (S-CNN)”, 1st Int. Workshop on Dependable AI in Embedded Systems (DAIES 2026), Aceptado, Septiembre 2026.
  • Joan Fereres-Expósito, Juan-Carlos Ruiz, David de Andrés, “A framework for the automatic deployment of dependability mechanisms on PyTorch-based models”, 1st Int. Workshop on Dependable AI in Embedded Systems (DAIES 2026), Aceptado, Septiembre 2026.
  • Joaquín Gracia-Morán, J. Carlos Baraza-Calvo, Juan-Carlos Ruiz, David de Andrés, Daniel Gil-Tomás, Luis-J. Saiz-Adalid, “Robustness Assessment of a Spiking Convolutional Neural Network under Memory Faults”, Submitted, Workshop on Innovation on Information and Communication Technologies (ITACA-WIICT 2026), Julio 2026.
  • Joan Ferreres Expósito, Juan-Carlos Ruiz, and David de Andrés, “An adaptive framework for the dynamic deployment of dependability mechanisms on PyTorch-based models”, Submitted, Workshop on Innovation on Information and Communication Technologies (ITACA-WIICT 2026), Julio 2026.