Jun
29
Paper accepted at Jornadas SARTECO 2023 (III)
June 29, 2023 | | Comments Off on Paper accepted at Jornadas SARTECO 2023 (III)
The paper entitled “Evaluación de la robustez de una red neuronal desarrollada para generar un acelerador HW” written by J.C. Ruiz-García, D. Andrés-Martínez and J. Gracia-Morán has been accepted at Jornadas SARTECO 2023.
Abstract
El uso combinado de lenguajes de programación de alto nivel con herramientas de automatización de diseño electrónico , facilita el desarrollo de modelos de redes neuronales sintetizables sobre lógica programable. Aunque específicos, los aceleradores HW así producidos pueden optimizarse para ofrecer un buen balance entre prestaciones, área de silicio ocupada y consumo. Esto los hace especialmente interesantes en ámbitos donde los recursos disponibles son limitados, como en el IoT o la automoción. Sin embargo, su interés final puede variar en cada contexto atendiendo a los requisitos que se impongan en materia de seguridad funcional y que fijarán el grado de robustez esperado del modelo. Este artículo propone una metodología de evaluación, mediante inyección de fallos,que permite determinar la robustez de una red neuronal frente a alteraciones accidentales de sus pesos y sesgos. El modelo considerado es el de una red neuronal convolucional de tipo Lenet-5 implementada en C que posee un error de predicción del 1.83 %. Los resultados muestran que, en ocasiones, la modificación de un único bit en uno de los pesos/sesgos considerados puede llevar a la red a realizar predicciones incorrectas. No obstante, se constata que, en líneas generales,su naturaleza estocástica permite a la red tolerar el efecto de la mayor parte de los fallos inyectados, con un impacto mínimo, aunque no despreciable, en su precisión, y por tanto, en su seguridad funcional.
DEFADAS Project: Grant PID2020-120271RB-I00 funded by MCIN/AEI/10.13039/501100011033
Comments